LOGIC CIRCUIT DIVISION SYSTEM

 Publication number:
 JP9237284 (A)
 Also published as:

 Publication date:
 1997-09-09
 F) JP2845794 (B2)

Inventor(s): YAMAUCHI SO +

Applicant(s): NEC CORP; GIJUTSU KENKYU KUMIAI SHINJOHO + Classification:


- international:

G06F17/50; H01L21/82; H03K19/00; G06F17/50; H01L21/70; H03K19/00; (IPC1-7): G06F17/50; H01L21/82; H03K19/00

- European: Application number: JP19960042672 19960229 Priority number(s): JP19960042672 19960229

Abstract of JP 9237284 (A)

PROBLEM TO BE SOLVED: To provide a logic circuit division system by which can the logic circuit of a large scale with plural LSi is automatically realized without manual Intervention. SOLUTION: The logic circuit is divided with a function block (macro or function unit) as a unit based on the specification description 18 of the logic circuit, and a function (f) mounting chip 20 and a function (g) mounting chip 21, which are division circuits, are generated, Sides where signals ere generated in the respective mounting chips 20 and 21 are analyzed and an order that the signals are generated is checked. Sides where the signals are received are analyzed and an order for regulring the signals is checked. A muitiplex circuit 30 basically and timedivisionally multiplexes the signals in order that the signals are generated.; When the generation time of the signals is equal, the reception-side executes time division/multiplex in eccordance with the order then the signals are required.



Data supplied from the espacenet database - Worldwide

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平9-237284

(43)公開日 平成9年(1997)9月9日

(51) Int.Cl. ⁶		微別記号	庁内整理番号	FΙ			技術表示箇所
G06F	17/50			G06F	15/60	658A	
H01L	21/82			H03K	19/00	D	
H03K	19/00			H01L	21/82	С	

審査請求 有 請求項の数4 OL (全 6 頁)


(21)出願番号	特顧平8-42672	(71) 出願人 000004237
		日本電気株式会社
(22)出顧日	平成8年(1996)2月29日	東京都港区芝五丁目7番1号
		(71)出願人 593162453
		技術研究組合新情報処理開発機構
		東京都千代田区東神田 2 - 5 - 12 龍角散
		ピル8階
		(72) 発明者 山内 宗
		東京都港区芝5丁目7番1号 日本電気株
		式会社内
		(74)代理人 弁理士 松浦 兼行

(54) 【発明の名称】 論理回路分割方式

(57)【要約】

【課題】 大規模論理回路の人手による回路分割は困難 である。従来のグラフ分割手法も、論理回路が大規模に なると処理時間、分割結果の品質(カット数)の点で満 足のいく結果が得られない。

【解決手段】 物理回路の仕級記述18に基づき機能プロック (マクロあるいは関歌単位)を単位として論理回路を分削して分削回路である関数1実施弁・ップ20と関数8実施弁・ップ21を生成する。次に、各実施弁・ップ21を生成する。次に、各実施チャプ21を生成する。次に、6号を要けている間を解析し、信号が生成されている原番を削べる。次に、信号を要けている関巻解析し、信号を必要としている服券を要けている関係解析。信号を必要としている服务と生成している順番に従って信号を時分割多重化するが、信号の企成時対が等しい場合には、受信履が信号を必要としている順番に使って信号を時分割多重化するが、信号の企成時対が等しい場合には、受信履が信号を必要としている順番に使って信号を時分割多重化するが、信号の企成時対が等しい場合には、受信履が信号を必要としている原本に使って時分割を重化するが、



【特許請求の範囲】

【請求項1】 複数の集積回路で実現する論理回路の仕様に基づき、機能ブロックを単位として前記論理回路を分割し分割回路を生成する分割回路生成手段と、

前記分割回路のそれぞれにおいて、信号を生成している 部分を解析し、信号が生成されている時間的な順番を解 析する第1の解析手段と、

前記分割回路のそれぞれにおいて、信号を受けている部分を解析し、信号が必要となる時間的順序関係を解析する第2の解析手段と、

前記分前即路のそれぞれにおいて、前記第1の称析手段 により解析された信号の生成原書に従って、該信号の生 級服者が等しいときには前記第2の旅析手段により解析 された信号を必要とする順番に従って信号を時分割多重 化して出りする多重化手段とを有することを特徴とする 論理服務分割がよ

【請求項2】 前記多重化手段は、時分割多重するそれ ぞれ複数ピットである複数の入力信号を、各入力信号の ビット数よりも少ないビット数で順番に所定ビットすつ 出力する手段であることを特徴とする請求項1記数の論 理回路分割方式。

【請求項3】 前記多重化手段は、多重化された出力信 号と共に、その信号名を示す第1の信号と、該出力信号 が有効であるかどうかを示す第2の信号をそれぞれ付随 させて出力することを特徴とする請求項1記載の論理回 路分制方式。

【請求項4】 前記多重化手段は、多重化された出力信 号と共に、その信号の順番を示す第3の信号と、該出力 信号が有効であるかどうかを示す第2の信号をそれぞれ 付随させて出力することを特徴とする請求項1記載の論 理回路分割行式。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は論理回路分割方式に 係り、特に大規模の論理回路を複数の大規模集積回路

(LSI)で実現する際の論理回路分割方式に関する。 【0002】

【後来の技術】後来、論理回路を複数のLS Iで実現する場合には、LS I間にまたがる配線の本数がかなくなるように、人間が関密を分削したり、あるいは、「19 70年2月、ザ・ベル・システム・テクニカル・ジャーナル、第49巻、第2号、291頁~307頁 (The Be II Systes Technical Journal, vol. 49, No. 2, pp. 291–307 (Feb. 1970)」」に開示されている「アン・エフィシェント・ヒューリスティック・プロシージャ・フォー・パーティショニング・グラフス (An Efficient Heuristic Procedure for Partitioning Graphs)」という論文

や、「1982年、プロシーディグス・オブ・第19回 ・デザイン・オートメーション・コンファレンス、17 5頁~181頁 (Proceedings of 19th Design Automat ion Conference pp. 175-181(1982))」に開示されている 「ア・リンテータルム・ヒューリステ・クス・フォー・ インブルーピング・ネットワーク・パーティションズ (A Linear-Tine Heuristic for Improving Network Pa rtltions)」という論文に示されるように、グラフ理論 的なアプローチとして、グラフのカット数を少なくする ヒューリスティクスを利用したグラフク例手法を用いた

りしていた。 【0003】

「発野が解決しようとする課題」しからに、人間が回路を分削する方法は、論理国際の大規模化に伴い時間が極めてかる上にミスも発生し身くなり困難である。また、従来のグラフ分割手法も、論理回路が大規模になると処理期間、分階結果の品質(カット数)の点で満足のいく転扱が得るないという問題がある。

【0004】本発明は上記の点に鑑みなされたもので、 大規模論理回路を人手を介さず、自動的に複数のLSI で実現できる論理回路分割方式を提供することを目的と する。

[0005]

【課題を解決するための手段】本発明上上記の目的を遠 成するため、複数の集積回路で実現する論理回路の仕様 に基づき、機能プロックを単位として論理回路を分割し 分割回路を生成する分割回路生成手段と、分割回路のそ れぞれにおいて、信号を生成している部分を修析し、信 号が生成されている時間的交通番を形する第1の解析 手段と、分割回路のそれぞれにおいて、信号を受けてい る部分を解析し、信号が必要となる時間的原序関係を解析 がする第2の解析手段と、分割回路のそれぞれにおい て、第1の解析手段と、分割回路のそれぞれにおい で、第1の解析手段と、外別回路のそれぞれにおい で、第1の解析手段と、外別回路のそれぞれにおい で、第1の解析手段と、外別回路のそれぞれにおい で、第1の解析手段と、分割回路のそれぞれにおい で、第1の解析手段と、分割回路のそれぞれにおい で、第1の解析手段により解析された信号を必要とする原語に係って信号 を時分割多重化して出力する多重化手段とを備えるよう に)ためのである。

【0006】この発明では、まず分前回路生成手段によ う、論理回路の仕能に基づき機能プロック(マクロある いは限度単位)を単位として誇理回路を分削して分割回 路を生成し、第1の解析手段により各分割回路のそれぞ れにおいて信号を上成している側を解析し、信号がよ されている順番を測べる。次に、第2の解析手段によ り、信号を受けている側を解析し、信号を必要としてい る順番を測べる。

【0007】そして、多重化手段は、基本的には信号を 生成している順本に従って信号を中的外部変化できるが、 信号の生成時候が等しい場合には、受信側が信号を必要 としている順番に使って時分割多重化する。これによ り、この発明では、分割回際をしまして相談する際に、 時分割多重化信号を伝送する信号線でしSI間を接続で ある

【0008】ここで、信号が生成されてから必要とされ

るまでの時間に余裕がある場合は、多重化手段を、時分割多重するそれぞれ複数ビットである複数の入力信号を、名力信号のビット数よりも少ないビット数で順番に所定ビットずつ出力する手段とすることにより、信号伝送のビット幅自体を削減することができる。

[0009]また、多重化手段を、多重化された出力信号と共に、その信号名を示す第10信号と、出力信号が 有效であるかとうかを示す第20信号をそれぞれ付籍させて出力したり、あるいは、多重化された出力信号と共に、その信号の開筆を示う第3の信号と、出力信号がよかであかどうかを示す第2の信号とそれぞれ付頼させて出力することにより、信号の生成される時間的な順番が動動的に変化したり、信号を必要とする時間的な順番が動動的に変化したり、信号を必要とする時間的な順番が動動的に変化したり、信号を必要とする時間的な順番が動動的に変化したり、信号を必要とする時間的な順番が動物に変化したり、信号を必要とする時間的な順番が動物に変化したり、信号を必要とする時間的な順番が

[0010]

【発明の実施の形態】次に、本発明の実施の形態について図面と共に説明する。図1は本発明の論理回路分割方式の一実施の形態の動作説明図である。同図において、まず、C言語のような高級言語で記述された仕様記述18を入力する(ステップ11)。

【0011】次に、入力した仕様記述18を仕様記述所 析し(ステップ12)、続いて機能プロック毎に初期分 割状態19の状態に(し51へ)分割する(ステップ1 3)。図1の初期分割状態19の例では、仕機記述18 に従い、関数1と関数を2それぞれ関数1実験チップ2 0と関数を実験チップ21にで実現している。

りる際域を失数・アントにて水池といい。 【0012】様いて、機能プロック間で引き渡されている信号を抽出する(ステップ14)、すなわち、開数間 の別数が上れたあるかを同で、分割されたテップ間の信 号として割り当てる。ここでは、開数 たから開数として変 数末と姿数ッ、開数を間では成引数として変数 あと突数 り)については、引数×用配線23と引数メ用配線22 参加り当てる。

【0013】次に、機能プロック間で引き返されている 信号の生成される順番を解析する(ステップ15)。す なわち、仕様記述18中の信号生成の時間的順界関係を 解析する。ここでは、データ依存木25に示すように、 まず、変数×の値が束まり、その後に変数yの値が定ま ることがわかる。

【0014】次に、機能プロック間で引き返されている 信号の必要とされる順番を解析する(ステップ16)。 すなわち、仕様混送18中の信号が必要となる時間的順 序関係を解析する。ここでは、デーク依存木24に示す ように、ます変数 aの値が必要となり、その核に変数 b の値が必要となるとどがわかる。

【0015】最後に、機能ブロック間で引き渡される信 号の生成順番が等しい場合には、信号を必要とする順番 に従って信号を時分割多重化する(ステップ17)。す なわち、ステップ15での信号生成順解析とステップ1 6 での信号要求順解析の解析結果に従って信号を時分割 多重化し、それが等しい場合にはステップ16の信号要 求順解析によって得た信号を、必要とする順番に従って 時分割多重化する。

【0016】ここでは、ステップ15の信号生成関解析 によって変数xの値が変数yの値よりも先定まること が分かったので、論理分解結果26に示すように、最終 関数fの実装チップ27と最終関数gの実装チップ28 の間の信号は変数xを先に変数yを徐に送るという形で 時分割多重化してチップ間にまたがる最終配線29の信 号線数を削減する。

[0017] その際に、無終関数 1実装チップ27には 変数 x と変数 y の値を時分割多重化するための多重化回 第30が必要となる。同様に、最終関数 g 実装チップ2 8には、最終関数 f 実装チップ27から多重化されて送 られてくる信号を分離するための多重分種回路31が必 要となる。

【0018】図2は上記か多重化回路30の一例を示す。同間の例では、入力信号線103から入力される変数と、入力信号線102から入力される変数とをルナプレクサ100に入力し、入力切換信号104によってどちらか一方の信号を選択して出力信号線101へ出力する。

【0019】従って、変数水が入力されたときには、入 力切験信号104によって入力変数なを選択して出力信 9株101へ信号として出力し、次に、入力環告線1 02から変数yが入力されたときには、入力切換信号1 04によって入力変数すを選択して出力信号線101へ 信号ととして出力するととにより、信号の時分割を重化 が可能となる。これにより、チップ(LSI)間にまた がる信等数数を使来のグラフ理論的な回路分割手法に比 上段数できる。

【0020】図3は上記の多重分離回路31の一例のブロック図を示す。同図において、デマルチプレクサ201は、入力信号数200を介し入力をおる入力局等を、出力切換信号202により出力用Dラッチ203と出力用Dラッチ203と出力用Dラッチ204のどちらへ出力するかを制制する。これによって、入力信号やか時分割を進化されている信号であるときは、出力信号線207へ出力すべき信号では力ができ得号にと分離することができる。

【0021】なお、信号分離の後にその信号が必要となるまでの期間、信号の値を供持するために、出力信号を207へ出力されるべき信号は出力用Dラッチ203によりラッチ信号205によりラッチされて保持され、同様に、出力信号線208へ出力されるべき信号は出力用フッチ204によりラッチされて保持される。

【0022】図4(A)及び(B)は図1中の多重化回路30の他の例を示す。同図(A)において、多重化回

路301は図2に示した多重化回路と同一構成のマルチ アレクサで、二つの入力信号(変数)xとyのうち、図 示を省略した入の物館信号に並かいて一方を選択して出 力する。ここでは、入力信号をンいて一方を選択して出 力する。ここでは、入力信号をンとはそれぞれ8ビット 幅で、計16ビット幅分の入力信号線が、上記の時分割 多重化により、出力信号線303は8ビット幅分に圧縮 される。

【0023】また、図4(B)に示す多重化回路302は、更に各々の信号についてもより狭いビット幅に多せ、仕圧輸している。 すなわら、多種に関302はまな一个 エアの8ピットからなる第1の入力信号(変数) xと、ソローップの8ピットからなる第1の入力信号(変数) xと、ソローップの8ピットからなる第2の入力信号(変数) xと、ソローップの8ピットから収蓄に(x7,x6)、(x5,x4)、(x3,x2)、(x1,x0)というように2ピットザウ 出行信号域 804へ出力し、続いて、第2の入力信号 9 6 同様に上位2ピットから順番に(y7,y6)、(y5,y4)、(y3,y2)、(y1,y0)というように2ピットザウ・地力信号域の4人出力し、続いて、第2の入力信号 9 6 同様に上位2ピットから順番に(y7,y6)、(y5,y4)、(y3,y2)、(y1,y0)というように2ピットザン地力信号域の4人出力する。

【0024】従って、この場合は、16ビット幅分の入力信等級が、上記の時分割多重化により2ビット隔分の 力信等級304に圧縮される。この場合は信号行法の 時間は対すが、チップ間の信号線本数をより一冊削減す ることができる。なお、上記の場合、出力側と入力側の 取り決めるえ合えば、下位から順に出力するようにして もよいことはが創せるある。

【0025】以上の例では、前もって信号の多重化の順番を変め、それに使って多重化回路30を重分端回路31を制約することを前提としていなが、信号の順序を決め難い場合には、信号の順序を可変にすることも有効である。因5はこのようを動物に多重化の順番を変えることが可能な相談の一例を示す。同箇中、因1と同一構成部分には同一性等を付してある。

【0026】図5において、最終限数「実装サーア28 と最終限数。実実サーア28の間には、最終配数29と 共に、配線400と401が設けられる。配線400は 最終配線29を伝送する信号の名前、すなわち現在鉄が 記線29を伝送する信号の名前、すなわち現在鉄が するための名前信号を伝送する。また、配線401は最 終配線29を伝送する。また、配線401は最 を伝送する。

【0027】これらの名前信号と有効信号により、多重 分離回路31は農軟配線29を伝送して多重化回路30 から多重分離回路31に入力される信号のを能とその信 号が有効かどうかを判別し、これに基づいて動炉に信号 を分離する。これにより、動的な信号多重化が実現で き、信号多距化の効率を改響できる。

【0028】なお、上記の場合、名前信号で信号の種類 を知らせるのではなく、関数gにおける何番目の引数で あるかのみを伝送しても同様の機能を実現できる。しか も、この場合には、信号の名前を伝送する場合よりも少 ないビット数で実装できる。

[0029]

【発明の効果】以上説明したように、本発明によれば、分割回路をLSIで構成する際に、自動的にLSI間に またがる信号機を配置できると共に、時分割多重化信号 を伝送する信号線でLSI間を接続できるため、従来の グラフ分割于法による場合よりもLSI間にまたがる信 号線数予削減できる。

【0030】また、本発明によれば、信号が生成されて から必要とされるまでの時間に余裕がある場合は、信号 伝送のビット幅自体を削減することができるため、より 一層LSI間の信号線数を少なくできる。

【0031】更に、本発明によれば、多重化手段を、多 軍化された出力信号と共に、その信号名を示す第1の信 号と、出力信号が有効であるかどうかを示す第2の信号 をそれぞれ付随させて出力したり、あるいは、多重化さ れた出力信号と共に、その信号の順番を示す第3の信号 と、出力信号が有効であるかどうかを示す第2の信号を それぞれ付随させて出力することにより、信号の生成さ れる時間的な順番が動的に変化したり、信号を必要とす る時間的な順番が動的に変化する場合に、対処すること ができ、信号多重化の効率を改善することができる。 【0032】以上より、本発明によれば、従来人手では 困難であった大規模な論理回路を自動的に複数のLSI で実現することができると共に、従来のグラフ理論的な 回路分割手法と比較して、LSI間にまたがる信号線数 を劇的に削減することができ、高速で高品質な論理回路 分割ができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態の動作説明図である。

【図2】図1の多重化回路の一例を示す図である。

【図3】図1の多重分離回路の一例のブロック図であ

【図4】図1の多重化回路の他の例を示す図である。 【図5】多重化の順番を動的に変える場合の一例の構成 図である。

【符号の説明】

11~17 処理ステップ

18 仕様記述 19 初期分割状態

אוויה ולופוטר כ ב

20 関数 f 実装チップ

21 関数 g 実装チップ 22 引数 v 用配線

23 引数×用配線


24、25 データ依存木

24、25 デーク取分析

27 最終関数f実装チップ

28 最終関数 g実装チップ

29 最終配線



【図5】

